(54) SEMICONDUCTOR DEVICE

(11) 63-104343 (A) (43) 9.5.1988 (19) JP

11 114

(21) Appl. No. 61-250974 (22) 21.10.1986


(71) MITSUBISHI ELECTRIC CORP (72) HIROSHI KURANAGA(1)

(51) Int. Cl4. H01L21/60

PURPOSE: To highly integrate a semiconductor device thereby to eliminate a protecting layer which is needed in a conventional device by opposing two or more chips on circuit surfaces, electrically connecting them with bumps,

and stacking secured superposed chips.

CONSTITUTION: A chip la having a circuit section on the upper surface and a chip 1b having a circuit section on the lower surface are opposed. A chip 2a having a circuit section on the upper surface and a chip 2b having a circuit section on the lower surface are opposed. Electrodes are connected to each other. The stacked chips of lower stage are connected by wirings 4 to the stacked chips of upper stage. Thus, it is highly integrated to eliminate a protecting layer which is needed in a conventional device.



⑩特許出頭公開

[®] 公 開 特 許 公 報 (A) 昭63 - 104343

@Int_Cl.4

識別記号

庁内整理番号

❸公開 昭和63年(1988)5月9日

H 01 L 21/60

6918-5F

審査請求 未請求 発明の数 1 (全4頁)

⊗発明の名称 半導体装置

②特 願 昭61-250974

20出 顋 昭61(1986)10月21日

⑫発 明 者 蔵 永

寛 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

切発 明 者 中 林

竹 雄

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑪出 顋 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 増雄 外2名

明 細 🗗

1. 発明の名称

半導体装置

2. 特許翻求の范囲

(1) いずれる、機関結合手段により発子を形成された耳の活性面を向い合とに結合された 2 枚以上のチップからなり、それぞれの前紀チップの前紀 活性面の反対側の面同志で接着して、根み上げられている複数の重ね合せチップと

前配重ね合せチンプ間を結合するワイヤとを 備えた半導体装置。

3. 発明の詳細な説明

〔産炎上の利用分野〕

この発明は、半導体熱酸回路チップを飲み上げ 、高機能化、高築概化をはかつた半導体装置に関 するものである。

〔従来の技術〕

第2図、第3図は、従来の半導体装置を示す平面図及びそのローロ断面図であり、図において(1)は第一層目の集徴回路チップ、(2)は第二層目の集

秋回路チップ、(3) は(1) の回路部分を保設し、(1) と(2) を固定する圏、(4) は(1) と(2) の回路を電気的に接続するワイヤーであり、(5) はワイヤーボンデイング用パッドである。

従来の半導体装置は上記のように根成され、上 記の要韻で、何圏にも重ね合せ回路の袋 程度を上 げ、また高級能化をはかることができる。

[発明が原決しようとする問題点]

この発明はかかる問題点を解決するためになされたもので、前紀保護層を必要とせず、また、根 み重ねられたチンブ間の信号のやりとりをワイヤ [問題点を解決するための手段]

0

この発明に係る半導体装置は、二枚以上のチップを回路面を向い合せ、回路面上に作られた電極同志を接続することによつて電気的に接続し、固定した重ね合せチップ、前配重ね合せチップを積み上げ、ワイヤーボンディングにより電気的に接続したものである。

〔作用〕

この発明においては、前起追ね合せチップ内のチップ間では、任意の場所に設けられた電접をにより固定し、また、監気信号のやりとりを行い、他の前起重ね合せチップとは、チップの裏面同志をはり合せ、固定し、ワイヤーボンデイングにより、 磁気信号のやりとりをおこなつている。

〔寒施例〕

第1凶はこの発明の一突施例を示す断面凶であり、前起重ね合せチンプを2つ假み重ねたものである。(la)、(2a)はともに、その上面に回路部分

実施例の断面図を示す。

また、前紀重ね合せチップを構成するチップは、同一のプロセスを用いて作る必要がないため、多位類のプロセスで作られたチップを組み合せ、構成することによつて高校能化をはかることができる別の効果もある。

上記実施例では、パンプ(6)を用いる場合であつたが、チップ (1a)、 (1b)のいずれかチップ (2a) (2b)のいずれかのパッド(7)上に成長した金などの厚いメッキ層を用いてもよい。

なか上記で説明を省略したがチップ (1b) (2a)間の 接続方法としては通常のダイポンデイング時の方 法を採用した。

[発明の効果]

この発明は以上説明したとおり、二枚以上のチップを回路面を向い合せ、パンプ等を用いて 電気的に接続し、固定した重ね合せチップを積み上げることにより、高集役化をはかり、従来装置に必要だつた保護圏をなくす効果がある。

4. 図面の簡単な説明

をもつチンブ、(1b)、(2b)はともに、その下面に 回路部分をもつチンブ、(6)は前配重ね合せ、 内で電気的接続をとり、チンプを固定ですり、 合手段で本実施例ではパンプを用いて下りがはない。 合手段で本実施例ではパンプを用いて下りがはない。 合せチンプ、(20)は上段の重ね合せチンプを見いて で接続され、ダイボンドを同様のなるであるのの に接続され、ダイボンドと同様のない。 で接続され、ダイボンドをのはの で表記でいるの姿としたい。 来の装置には必要だつた保護圏(3)を必要とい。

前起重ね合せチンプを構成するチップ間は、パンプにより電気的に接続されているので、従来の半姿体装置に比べ設計がより容易になつている。

なお、上紀突施例では、前起重ね合せチップを 2 段重ねたものを示したが、 3 段以上積み重ねる ことによつてより高い集積度を得ることが可能で ある。

また、前起重ね合せチップは3枚以上のチップを用いて協成することができ、第4図に、前起重ね合せチップを3枚のチップで構成した場合の一

51 図、 祭4 図は、この発明の一実施例を示す 断面図、 第2 図、 第3 図はそれぞれ、従来の半導 体装置を示す平面図、断面図である。


図において、(la)(lb)(2a)(2b)は集積回路チップ、(4)はワイヤー、(6)は機電結合手段、(10)(20)。はともに重ね合せチップである。

なお、各図中同一符号は同一または相当部分を示す。

代理人 大岩 增雄

第 1 図

V.



1a, 1b, 2a, 2b: +,7

4:717-


6:機電結合手段

10:下段重ね合せチップ

20:上段重ね合セチップ

2 M

郊4 🗷



手 続 捕 正 書(自発)

昭和 年 月 日

特許庁長官殿

- 1. 事件の表示
- 特願昭 61-250974 号
- 2. 発明の名称

半導体装置

3. 補正をする者

事件との関係 特許出願人

住 所

東京都千代田区丸の内二丁目2番3号

名 称 (601)三菱電機株式会社

代表者 志 岐 守 哉

4. 代 理 人

住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

氏 名 (7375) 弁理士 大 岩 増 雄

(連絡先03(213)3421特許部)

- 5. 桶正の対象
- (1) 明細香の発明の評細な説明の樹
- (2) 図面
- 6. 補正の内容

(1) 明細掛をつぎのとおり訂正する。

田内和書をつきのころが訂正する。							
ページ	行	訂	ΙĒ	前	Ì١	Œ.	後
3	12	戦極を(16日本		
					ļ		

(2) 図面の第1図を別紙のとおり訂正する。


7. 添付沓類の目録

(1) 図面(第1図)

1通

以上

第 1 図



1a.1b.2a.2b: 4 "7"

4:717-

6:機 電結合守段

10:下投重ね合せチップ

20:上段重ね合せ4ップ